Design of Experiments (DoE) Workflow mit Fokus auf Wafer Uniformity in der Halbleiterindustrie

DoE ist ein Werkzeug zur Erstellung von quantitativen Prozessmodellen mit einer sehr begrenzten Anzahl von Durchläufen (weit unter vollständigen faktoriellen Designs), wobei diese Durchläufe jedoch so effektiv eingesetzt werden, dass die Unsicherheit des Modells im Vergleich zu häufig verwendeten Methoden wie der Ein-Faktor-zu-einem-Zeitpunkt-Strategie erheblich verringert wird. Es wird ein Beispiel für das Ätzen von Kontaktlöchern (Halbleiter) verwendet. Kontaktlöcher werden verwendet, um leitende Verbindungen zwischen verschiedenen Schichten komplexer Halbleiteranwendungen herzustellen, die durch eine Isolationsschicht elektrisch getrennt sind.

Nachdem die Position der Löcher durch lithografische Verfahren festgelegt wurde, wird beim Ätzprozess die zusätzliche Schicht an diesen Positionen durch Plasmaätzung entfernt: reaktive Gase strömen durch die Ätzkammer, ein Plasma wird durch eine Hochfrequenzstromquelle erzeugt, wobei der Druck niedrig gehalten wird.